Schaltplanerstellung, Layout und Simulation durch Ingenieure, die sich tagtäglich mit dem Design von Hochgeschwindigkeits-Digital-, HF- und HDI-Schaltungen beschäftigen – wobei jedes Ergebnis bereits ab dem ersten Entwurf auf die Herstellbarkeit ausgerichtet ist.
Vom Schaltplan bis zum freigegebenen Layout decken unsere Ingenieure alle Fachgebiete ab, die moderne Leiterplatten erfordern. Fahren Sie mit der Maus darüber, um mehr zu erfahren.
DDR4/DDR5-Speicherschnittstellen, PCIe Gen4/5 und SerDes-Routing mit kontrollierter Längenanpassung, Impedanzoptimierung und topologiebewusstem Layout.
Präzises Layout von Mikrostreifen- und Streifenleitungsschaltungen auf verlustarmen Laminaten, wobei die impedanzangepassten Pfade durch EM-Simulation verifiziert wurden.
Modellierung von Stromverteilungsnetzen, Entkopplungsstrategien und thermisch optimierte Kupferplanung für eine stabile und effiziente Stromverteilung.
Gestapelte und versetzte Microvia-Strukturen, „Via-in-Pad“-Design und BGA-Abzweigungen mit feinem Rasterabstand für maximale Dichte.
Die Aufbau- und Erdungsstrategie sowie die Anordnung der Abschirmungen und Filter wurden so konzipiert, dass sie den weltweiten EMV-/EMI-Normen entsprechen.
Maßgeschneiderte Schichtaufbau-Konstruktion mit bis zu 32+ Schichten unter Berücksichtigung eines ausgewogenen Verhältnisses zwischen Impedanzsteuerung, Herstellbarkeit, Kosten und mechanischer Zuverlässigkeit.
SI/PI-Simulation vor und nach dem Layout zur Ermittlung von Reflexionen, Übersprechen und Resonanzen vor der Fertigung.
Biegeradius-optimierte Leiterplattenverlegung, dynamische Planung von Flex-Zonen und Rigid-Flex-Schichtaufbau für kompakte, bewegungstolerante Baugruppen.
Jedes Design durchläuft fünf von der Entwicklungsabteilung gesteuerte Phasen, in denen Leistung, Zuverlässigkeit und Herstellbarkeit sichergestellt werden, bevor es überhaupt in die Fertigung gelangt.
Zunächst verschaffen wir uns ein umfassendes Verständnis Ihrer elektrischen, mechanischen und leistungsbezogenen Anforderungen – dazu prüfen wir Spezifikationen, den Anwendungskontext und die Rahmenbedingungen, noch bevor auch nur eine einzige Leiterbahn gezeichnet wird.
Prüfung der Spezifikationen · Anwendungsanalyse · MachbarkeitsprüfungPräzises Schaltungsdesign mit Bauteilauswahl, Simulation und elektrischer Validierung, das zu einer sauberen, ERC-geprüften Netzliste führt, die für das Layout bereit ist.
Bauteilauswahl · ERC · SchaltungssimulationOptimiertes Layout für Signalintegrität, Stromversorgung und Herstellbarkeit – mit von Anfang an integrierter Hochgeschwindigkeits-Leiterbahnführung, Schichtplanung und Wärmemanagement.
Hochgeschwindigkeits-Routing · Stromversorgungsintegrität · Stackup-DesignUmfassende Prüfungen hinsichtlich Entwurfsregeln, Herstellbarkeit und Simulation stellen sicher, dass die Leiterplatte serienreif ist, bevor die Dateien freigegeben werden – so gibt es keine Überraschungen in der Fertigung.
DRC · DFM · SI/PI-SimulationLieferung vollständiger, serienreifer Dateien und Dokumentation – genau so formatiert, wie Ihre Fertigungs- und Montagepartner sie benötigen.
Gerber · Stückliste · BestückungsautomatWir arbeiten nativ mit allen wichtigen EDA- und Simulations-Ökosystemen zusammen – ohne Formatkonvertierung, ohne Bindung an einen Anbieter.
Wir arbeiten nativ in allen wichtigen EDA-Ökosystemen, sodass Sie niemals an eine einzige Toolchain gebunden sind – die Ergebnisse lassen sich direkt in Ihren bestehenden Design-Workflow integrieren.
Jedes Hochgeschwindigkeits- und HF-Design wird vor der Fertigstellung des Layouts anhand einer umfassenden 3D-EM- und SI/PI-Simulation überprüft, um Probleme wie Reflexionen, Übersprechen und Resonanzen frühzeitig zu erkennen.
Für Antennen, Filter und impedanzangepasste HF-Pfade verwenden wir spezielle Software zur Simulation von Mikrowellenschaltungen und Feldverhältnissen, um die Leistung über den gesamten Frequenzbereich zu überprüfen.
Jedes Design-Ergebnis wird anhand der IPC-2221/2222-Designregeln und Ihres Zielimpedanzprofils überprüft. Zu jedem fertiggestellten Designpaket wird eine vollständige Dokumentation mitgeliefert.
| Parameter | Spezifikation | Status |
|---|---|---|
| Anzahl der Schichten | 2 – 32+ Schichten | Verfügbar |
| Min. Leiterbahnbreite / Abstand (ausgelegt) | 3 / 3 mil (0,075 mm) | Verfügbar |
| Toleranz bei der Impedanzregelung | ±10% Standard · ±5% Präzision | Verfügbar |
| Plattenstärkenbereich | 0,4 mm – 6,0 mm | Verfügbar |
| Maximale Größe der Platte/des Bretts | Bis zu 500 mm × 600 mm | Verfügbar |
| Standard-Durchlaufzeit | 5–7 Werktage | Verfügbar |
| Beschleunigte Bearbeitung | 24 – 48 Stunden | Verfügbar |
| Zu liefernde Dateien | Gerber RS-274X / OBD++ / Stückliste / Bestückungsautomat / Montagezeichnung | Verfügbar |
Jedes Design durchläuft strukturierte, dokumentierte technische Prüfschritte – vom ersten Schaltplanentwurf bis zum endgültigen Freigabepaket –, wodurch in jeder Phase Genauigkeit, Konsistenz und Herstellbarkeit gewährleistet werden.
Echte Herausforderungen beim Leiterplatten-Design – und wie wir sie gemeistert haben.
Bei einer 12-lagigen Backplane, die 25-Gbit/s-SerDes-Lanes unterstützt, traten an den Steckverbinderübergängen Signalreflexionen auf. Wir haben den Lagenaufbau und die Via-Struktur mithilfe einer umfassenden SI-Simulation neu konzipiert.
Die Simulation nach dem Layout bestätigte einwandfreie Augendiagramme auf allen Leitungen. Durch eine Neugestaltung mittels Backdrilling und Stapelaufbau konnten reflektionsbedingte Bitfehler beseitigt werden, sodass die Signalkonformitätsprüfung bereits bei der ersten Einreichung bestanden wurde.
Ein 5G-HF-Frontend-Modul erforderte ein präzise abgestimmtes Mikrostreifen-Routing über mehrere Frequenzbänder hinweg auf einem kompakten mehrschichtigen Rogers-Substrat.
Die mittels EM-Simulation verifizierte Mikrostreifen-Geometrie lieferte über die gesamte Bestückung der Platine hinweg eine gleichbleibende Einfügungsdämpfung, sodass das Modul die HF-Konformitätsprüfungen ohne auch nur eine einzige Überarbeitung bestand.
Ein tragbares Gerät zur kontinuierlichen Gesundheitsüberwachung erforderte eine drastische Verkleinerung der Bauform, ohne dabei die Zuverlässigkeit zu beeinträchtigen. Wir haben das Layout auf Basis einer HDI-Architektur mit „Microvia-in-Pad“ neu gestaltet.
Die neu gestaltete Platine reduzierte die Grundfläche um 40% bei gleichbleibender elektrischer und mechanischer Zuverlässigkeit, sodass der Kunde innerhalb eines einzigen Entwicklungszyklus vom Prototyp zur Serienfertigung übergehen konnte.
Beim Leiterplattendesign geht es nicht nur um das Layout – es sind die technischen Entscheidungen, die darüber entscheiden, ob Ihr Produkt die gewünschte Leistung erbringt, pünktlich ausgeliefert wird und ohne kostspielige Überarbeitungen in die Serienproduktion übergehen kann.
Jeder Schaltplan, jedes Layout und jede Simulation wird von unseren eigenen erfahrenen Ingenieuren erstellt – nicht von Subunternehmern im Ausland. Sie arbeiten vom Projektstart bis zur Auslieferung mit demselben Team zusammen.
Jedes Layout wird vor der Freigabe anhand der tatsächlichen Fertigungskapazitäten überprüft, wodurch Probleme erkannt werden, die andernfalls erst nach der Werkzeugfertigung in Form kostspieliger Nachbesserungen zutage treten würden.
Da Konstruktion und Fertigung unter einem Dach stattfinden, lassen sich Fragen zur Herstellbarkeit innerhalb von Stunden statt Wochen klären – wodurch sich Ihr Iterationszyklus erheblich verkürzt.
Ganz gleich, ob Ihr Team Altium, Cadence, Mentor oder KiCad als Standard verwendet – wir integrieren uns direkt in Ihren bestehenden Arbeitsablauf – ganz ohne lästige Formatkonvertierungen.
Häufig gestellte Fragen zu den Preisen für den Leiterplattenentwurf, zu den Projektanforderungen und zur Zusammenarbeit mit unserem Ingenieurteam.
Die Kosten für den Leiterplattenentwurf hängen von der Komplexität, der Anzahl der Schichten und den technischen Anforderungen ab. Einfache 2- bis 4-lagige Leiterplatten können einige hundert Dollar kosten, während Hochgeschwindigkeits-, HF- oder HDI-Entwürfe, die eine vollständige Simulation und Impedanzkontrolle erfordern, einen deutlich höheren Entwicklungsaufwand mit sich bringen – und entsprechend kalkuliert werden.
Die Preisgestaltung richtet sich nach der Anzahl der Schichten, der Leiterplattengröße, der Bauteilbelegungsdichte, den Anforderungen an die Impedanzsteuerung, dem HF-/Mikrowellenanteil sowie dem Umfang der erforderlichen Simulationsarbeiten (SI/PI, EM). Auch die Bearbeitungszeit wirkt sich auf die Kosten aus – für beschleunigte Liefertermine wird ein Aufschlag berechnet.
Ja. Hochgeschwindigkeitsdesigns wie DDR4/5-Speicherschnittstellen, PCIe- oder SerDes-Verbindungen erfordern eine Analyse der Signalintegrität, ein Routing mit kontrollierter Impedanz und eine Längenanpassung – all dies führt im Vergleich zu einer herkömmlichen digitalen Leiterplatte zu einem höheren Entwicklungsaufwand.
Ja. Unsere Ingenieure optimieren routinemäßig den Schichtaufbau, die Materialauswahl und die Leiterbahndichte, um die Anzahl der Schichten und die Herstellungskosten zu senken, ohne dabei die elektrische Leistung zu beeinträchtigen – oft lassen sich bereits bei der ersten DFM-Prüfung Einsparpotenziale identifizieren.
In der Regel erstellen wir nach Prüfung Ihres Schaltplans und Ihrer Anforderungen ein projektbezogenes Angebot; für Kunden mit laufenden oder Mehrplatinen-Projekten stehen flexible Rahmenvertragsoptionen zur Verfügung.
Bitte teilen Sie uns Ihren Schaltplan (oder eine Beschreibung der funktionalen Anforderungen, falls Sie bei Null anfangen), die angestrebte Schichtenanzahl, die Leiterplattengröße sowie etwaige besondere Anforderungen mit – beispielsweise Hochgeschwindigkeitsschnittstellen, HF-Komponenten oder bestimmte Präferenzen hinsichtlich der EDA-Plattform.
Wir entwickeln Leiterplatten, die von einfachen zweilagigen Schaltungen bis hin zu komplexen Aufbauten mit mehr als 32 Lagen reichen, einschließlich HDI-Konstruktionen mit mehreren Microvia-Stufen. Die Anzahl der Lagen und der Schichtaufbau werden gemeinsam so ausgewählt, dass Ihre Vorgaben hinsichtlich Impedanz, Wärmeableitung und Kosten erfüllt werden.
Ja. Jedes Designpaket durchläuft eine DFM-Prüfung, bei der die tatsächliche Fertigungsfähigkeit überprüft wird, bevor wir die endgültigen Dateien freigeben – dabei werden Leiterbahnabstände, Bohrgrößen, Ringabstände und die Kupferverteilung überprüft, damit die Leiterplatte auf Anhieb korrekt gefertigt wird.
Unser Konstruktionsteam wird Ihre Anforderungen prüfen und Ihnen innerhalb von 24 Arbeitsstunden einen Projektumfang sowie ein Angebot zukommen lassen.
Füllen Sie die nachstehenden Felder aus, und wir werden uns in Kürze mit Ihnen in Verbindung setzen.