Bewegliche Messspitzen nehmen direkt anhand von CAD-, Gerber- oder ODB++-Daten Kontakt zu Ihren Prüfpunkten auf — keine „Bed-of-Nails“-Vorrichtung, keine Wartezeiten für Werkzeuge, keine Werkzeugkosten. Vollständige Überprüfung auf Unterbrechungen und Kurzschlüsse sowie Komponentenprüfung noch am selben Tag, an dem Ihre Dateien eintreffen.
Jedes Netz und jeder Testpunkt auf der Platine wird anhand Ihrer Entwurfsvorgaben überprüft. Fahren Sie mit der Maus darüber, um mehr zu erfahren.
Unterbrochene Leiterbahnen, gerissene Durchkontaktierungen und kalte Lötstellen, die den vorgesehenen Signalweg unterbrechen und an exakten XY-Koordinaten lokalisiert sind.
Unbeabsichtigte Verbindungen zwischen benachbarten Netzen, verursacht durch Lötbrücken, leitfähige Rückstände oder Ätzfehler.
Die Werte von Widerständen, Kondensatoren, Induktivitäten und Dioden wurden im Schaltkreis gemessen und mit den Toleranzen der Stückliste verglichen.
Dioden, Elektrolytkondensatoren und polarisierte ICs, die bei der Montage verkehrt herum eingesetzt wurden, wurden vor dem Einschalten entdeckt.
Bauteile, die während der Bestückung und des Reflow-Lötvorgangs heruntergefallen sind oder ausgelassen wurden, wurden Netz für Netz anhand der Entwurfs-Netzliste überprüft.
Bei ICs mit feinem Rastermaß und Steckverbindern mit 0,10 mm Rastermaß wurden Brücken nicht nur optisch, sondern auch elektrisch erfasst.
Mit konfigurierbaren Prüfspannungen wurden Isolationsfehler zwischen Stromversorgungsebenen und benachbarten Schaltkreisen festgestellt.
Überprüfung der Netlist des Erstmusters anhand der CAD-Spezifikationen, bevor Sie den Start der Serienproduktion beschließen.
Keine Konstruktionszeit für Halterungen, keine Wartezeit für die Werkzeugherstellung. Ihr Testprogramm wird direkt aus denselben Daten generiert, die Sie für die Herstellung der Leiterplatte verwendet haben.
Wir importieren Ihren Entwurf direkt aus ODB++-, Gerber-X2-, IPC-2581- oder nativen CAD-Netzlistendateien – ohne manuelle Neueingabe und ohne Übertragungsfehler zwischen Entwurf und Test.
ODB++ · Gerber X2 · IPC-2581 · natives CADDie Software extrahiert automatisch alle zugänglichen Testpunkte und Pads aus dem Design und kennzeichnet alle Netze mit unzureichendem physikalischem Zugang, bevor der Programm-Build beginnt.
Automatisierte AbdeckungsanalyseUnsere Ingenieure erstellen und validieren das Flying-Probe-Testprogramm noch am selben Tag – ohne Konstruktion von Prüfvorrichtungen, ohne Fertigung von „Bed-of-Nails“-Prüfvorrichtungen und ohne 1–2-wöchige Wartezeit auf Werkzeuge.
In der Regel 2–8 StundenBis zu 8 unabhängig voneinander gesteuerte Messköpfe werden anhand Ihrer Gerber-Koordinaten kalibriert und prüfen anschließend jedes Netz gleichzeitig auf Durchgang, Isolation und Bauteilwert.
4–8 Sonden · Zugang von oben und untenJede Platine wird mit einem detaillierten Bericht ausgeliefert, in dem die genaue XY-Position jedes Fehlers angegeben ist, sodass Ihr Team schnell Nachbesserungen vornehmen oder die Ergebnisse direkt in die Überarbeitung des Designs einfließen lassen kann.
Fehlermeldung auf KoordinatenebenePräzise Bewegungssteuerung und CAD-gestützte Programmierung – hauseigen, bei jedem Prototyp und jedem Kleinserienauftrag.
Unabhängig voneinander angetriebene X/Y/Z-Messköpfe mit federbelasteten, vergoldeten Spitzen stellen einen direkten elektrischen Kontakt zu den Messpunkten her – sie werden für jedes Netz automatisch neu positioniert, ohne dass jemals eine physische Halterung gebaut werden muss.
Die Testsoftware importiert Ihre nativen Konstruktionsdaten und verhindert so Fehler, die bei der manuellen Neueingabe von Netzlisten – wie sie bei älteren Testmethoden üblich sind – häufig auftreten. Das Ergebnis ist ein validiertes Programm, das noch am selben Tag einsatzbereit ist, an dem Ihre Dateien bei uns eingehen.
Doppelseitige Prüfsysteme greifen gleichzeitig auf beide Seiten der Leiterplatte zu, wodurch sich die Zykluszeit bei dicht bestückten doppelseitigen Baugruppen verkürzt und ein uneingeschränkter elektrischer Zugang zu Pads mit einem Feinraster von bis zu 0,10 mm gewährleistet wird.
Jede Platine wird anhand ihrer eigenen Netzliste getestet – keine gemeinsam genutzten Testvorrichtungen, keine Abstriche bei der Testabdeckung. Zu jeder Bestellung werden vollständige Testberichte mitgeliefert.
| Parameter | Fähigkeit zur Flying-Probe-Prüfung | Status |
|---|---|---|
| Anzahl der Sonden | Bis zu 8 Sonden (4–8 konfigurierbar) | Verfügbar |
| Min. Abstand zwischen den Testpunkten | 0,10 mm (4 mil) | Verfügbar |
| Größenbereich der Bretter | 50 × 50 mm – 510 × 460 mm | Verfügbar |
| Programmgenerierungszeit | 2–8 Stunden ab CAD / Gerber | Verfügbar |
| Testgeschwindigkeit | Bis zu 10 Punkte pro Sekunde pro Sonde | Verfügbar |
| Zugang von oben und unten | Gleichzeitige beidseitige Prüfung | Verfügbar |
| Komponentenprüfung | R, C, L, Dioden- und Transistorwerte bzw. Polarität | Verfügbar |
| Durchgangsspannung / Isolationsspannung | 5–50 V Gleichstrom, konfigurierbar | Verfügbar |
| Anforderungen an die Spielplanerstellung | Keine – vollständig ohne Befestigungselemente | Verfügbar |
Jeder Flying-Probe-Testlauf wird anhand Ihrer Netzliste protokolliert, wobei die Rückverfolgbarkeit von „bestanden“ und „nicht bestanden“ vollständig gewährleistet ist. Die Berichte stehen Ihrem Entwicklungs- oder Qualitätsteam sofort zur Verfügung.
Herausforderungen bei Prototypen- und NPI-Tests – und wie Flying-Probe-Technologie diese gelöst hat.
15 Designiterationen im Rahmen eines 8-wöchigen NPI-Zyklus, die jeweils mittels Flying-Probe-Test geprüft wurden, ohne dass zwischen den einzelnen Iterationen Kosten für Prüfvorrichtungen oder Verzögerungen durch Werkzeugbau entstanden sind.
Das Entwicklungsteam konnte frei iterieren, ohne auf den Neuaufbau von Prüfvorrichtungen warten zu müssen. Zwei Fehler in Form von Unterbrechungen im Stromkreis wurden noch vor dem Versand der ersten klinischen Probe entdeckt.
Im Rahmen einer Pilotproduktion in kleiner Stückzahl wurde 100% mittels Flying-Probe-Test geprüft, anstatt eine „Bed-of-Nails“-Prüfvorrichtung in Betrieb zu nehmen, die nicht wiederverwendet werden könnte.
Der Kunde sparte schätzungsweise $2.400 an Kosten für Vorrichtungswerkzeuge ein und erzielte dennoch eine vollständige Nettoabdeckung über die gesamte Pilotcharge hinweg.
Eine starr-flexible Wearable-Leiterplatte mit 0,15 mm Rastermaß und umfangreicher Stückliste, die noch am selben Tag anhand der CAD-Daten getestet wurde – lange bevor das Angebot des Kunden für die Halterung überhaupt vorlag.
Die vollständige elektrische Überprüfung wurde eine ganze Woche vor dem ursprünglich vom Kunden auf der Grundlage der Testtermine festgelegten Zeitplan abgeschlossen.
Prototypen- und Kleinserienprojekte schreiten zügig voran. Unser Flying-Probe-Service ist darauf ausgelegt, mit diesem Tempo Schritt zu halten – keine Vorlaufzeit für Vorrichtungen, keine Werkzeugkosten, vollständige Abdeckung bei jeder Überarbeitung.
Es muss kein „Nagelbett“ entworfen, kalkuliert oder gefertigt werden. Ihr Entwurf kann sich im Laufe der Überarbeitungen ändern, ohne dass die Investition in die Vorrichtung dadurch hinfällig wird.
Wir fertigen direkt aus ODB++-, Gerber- oder nativen CAD-Dateien – es gibt keinen separaten Konstruktionszyklus für Testvorrichtungen, der zwischen Ihnen und einer getesteten Leiterplatte steht.
Mehrere unabhängig voneinander angetriebene Sondenköpfe prüfen gleichzeitig die Ober- und Unterseite, wodurch die Zykluszeiten auch ohne Vorrichtung wettbewerbsfähig bleiben.
Jeder zugängliche Testpunkt in jedem Netz wird überprüft – mit derselben Vollständigkeit wie bei einer „Bed-of-Nails“-Prüfvorrichtung, jedoch ohne die Wartezeit von 1–2 Wochen.
Häufig gestellte Fragen zum Flying-Probe-Test, zur Programmerstellung und zum Vergleich mit vorrichtungsbasierten Methoden.
Die Flying-Probe-Methode eignet sich ideal für Prototypen, die Produkt-Einführung (NPI) sowie kleine bis mittlere Stückzahlen, bei denen sich das Design noch ändern kann oder die Stückzahl den Einsatz einer Prüfvorrichtung nicht rechtfertigt. Die „Bed-of-Nails“-ICT-Methode wird kosteneffizienter, sobald Sie konstant hohe Stückzahlen produzieren, da die Testzeit pro Einheit nach Fertigstellung der Prüfvorrichtung kürzer ist. Wir beraten Sie gerne, welche Methode für Ihre jeweilige Projektphase am besten geeignet ist.
Das Testprogramm wird vollständig auf der Grundlage Ihrer CAD-, Gerber- oder ODB++-Daten erstellt – zur Erstellung ist kein physisches Muster erforderlich. Wir führen einen Kalibrierungslauf am Erstmuster Ihrer tatsächlich bestückten Leiterplatte durch, um die Ausrichtung der Messspitzen zu überprüfen, bevor die Tests in der Serienproduktion beginnen.
Unsere Systeme können Testpunkte mit einem Rasterabstand von bis zu 0,10 mm abtasten und decken damit den Großteil der Standard-Bauteilpads und Durchkontaktierungen ab. Vollständig ummantelte BGA-Kugeln ohne für die Sonde zugängliche Durchkontaktierung werden in der Regel mittels Boundary-Scan oder einer Kombination aus Flying-Probe-Test und AOI/Röntgenprüfung abgedeckt, was wir im Rahmen der DFM-Prüfung empfehlen können.
Jeder zugängliche Netz- und Testpunkt auf jeder Platine wird geprüft – es findet keine statistische Stichprobenprüfung statt. Die Abdeckung wird lediglich durch den physischen Zugang der Messspitzen begrenzt, der während der Programmgenerierung automatisch analysiert und Ihnen vor Beginn der Prüfung mitgeteilt wird.
Die typische Bearbeitungszeit beträgt 2–8 Stunden ab Eingang Ihrer CAD-/Gerber-/ODB++-Dateien, abhängig von der Komplexität der Leiterplatte und der Anzahl der Leitungen. Im Vergleich dazu dauert die Herstellung einer „Bed-of-Nails“-Vorrichtung 1–2 Wochen und kostet mehrere hundert bis mehrere tausend Dollar – dies ist der Hauptgrund, warum sich die Flying-Probe-Methode besonders für schnelllebige Prototypen- und NPI-Zeitpläne eignet.
Ja. Zusätzlich zu den Durchgangsprüfungen und Isolationsprüfungen messen unsere Prüfköpfe die Werte von Widerständen, Kondensatoren, Induktivitäten und Dioden direkt im Schaltkreis und vergleichen diese mit den Toleranzen Ihrer Stückliste. Dabei werden Bauteile, die außerhalb der Spezifikationen liegen, sowie Komponenten mit verkehrter Polarität gekennzeichnet, bevor die Leiterplatte die Fertigungslinie verlässt.
Senden Sie uns Ihre CAD-, Gerber- oder ODB++-Dateien zu, und unser Testentwicklungsteam wird Ihnen innerhalb von 8 Arbeitsstunden eine Abdeckungsanalyse sowie ein Angebot zukommen lassen.
Füllen Sie die nachstehenden Felder aus, und wir werden uns in Kürze mit Ihnen in Verbindung setzen.